Format PDF
LANGAGE DE DESCRIPTION MATERIELLE VHDL POUR LA CONCEPTION DE SYSTEMES NUMERIQUES DANS DES FPGA
La conception d’un système numérique fait souvent appel à l’utilisation de microcontrôleurs faciles d’utilisation et peu onéreux, mais souvent insuffisants dans les applications dont les temps de traitements doivent être optimisés ou dont les données à traiter en même temps sont trop nombreuses. L’utilisation d’un composant à « logique programmable » (FPGA) – dont l’architecture correspondra à celle voulue par le concepteur – devient alors incontournable. Mais comment concevoir un système numérique dans un tel composant ?
Une réponse évidente consiste à utiliser un langage de description matérielle tel que VHDL (normalisé IEEE).
Au terme de cette formation, les participants seront capables de :
• Comprendre et utiliser un composant à logique programmable de type FPGA (Altera),
• Appréhender les fonctionnalités du VHDL en conception de systèmes numériques,
• Etre capable de décrire un système numérique simple en VHDL ainsi que les stimuli de
test associé.
Public concerné :
- Tout public
- 3 jours
Date/lieux :
- Nous consulter
- Non défini
Equipe pédagogique :
- Michel Moulin, Fabrice Aubépart
Approche pédagogique :
- Alternance de cours et de travaux pratiques
Renseignement pédagogique :
- Aubépart Fabrice
- fabrice.aubepart@univ-amu.fr
Frais de participation individuels
:
- 1200 € HT
Renseignements et inscriptions
:
- Inscription : Formation Professionnelle Continue Aix-Marseille Université
- Tél : 04.42.60.42.80
- Fax :
- Email : fpc-entreprises@univ-amu.fr
- Date limite d'inscription : 1 mois avant
Nombre de places limitées
:
- Min/Max : 5 à 10 personnes
Prérequis :
- Connaissance de base de l’électronique numérique.
Programme :
-
Jour 1 :
Rappels/Compléments sur la logique combinatoire et séquentielle.
- Méthodes de synthèse d’un système combinatoire et d’un système séquentiel
- Prise en main de l’outil de développement Quartus d’Altera : saisi d’un schéma
logique, simulation, programmation d’un composant à logique programmable.
- Développement sous Quartus d’un système séquentiel par une saisie graphique.
Historique et technologie des composants à logique programmable.
Comparaison : Système à base de processeur vs Système à base de logique câblée.
Jour 2 et 3 :
Système décrit en VHDL. Apprentissage par la pratique à travers un projet complet :
- Structure d’un système complet décrit en VHDL,
- Description, développement et simulation des systèmes combinatoires et séquentiels,
- Intégration des composants développés dans un fichier graphique,
- Programmation sur composant FPGA de la société Altera.
Validation :
- Cette formation constitue une action d’adaptation et de développement des compétences. Elle donne lieu à la délivrance d’une attestation de participation. Une évaluation de fin de formation permet de mesurer la satisfaction des stagiaires, notamment concernant l’atteinte des objectifs pédagogiques.
